LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY DFF1 IS
	PORT(CLKDFF1,DDFF1:IN STD_LOGIC; QDFF1:OUT STD_LOGIC);
END;
ARCHITECTURE bhv OF DFF1 IS
	SIGNAL Q1:STD_LOGIC;
BEGIN
PROCESS (CLKDFF1,Q1)
BEGIN
	IF CLKDFF1'EVENT AND CLKDFF1='1'
		THEN Q1<=DDFF1;
	END IF;
END PROCESS;
QDFF1<=Q1;
END bhv;
